디 웨이브 퀀텀 26년 2분기 어닝콜

진행해 주시죠. 감사합니다. 좋은 아침입니다.

오늘 이 자리에는 최고경영자(CEO) 앨런 바라츠 박사와 최고재무책임자(CFO) 존 마코위츠가 함께하고 있습니다. 시작에 앞서, 이번 콜에는 미래예측진술이 포함되어 있으며 이는 위험과 불확실성의 영향을 받을 수 있다는 점을 다시 한 번 말씀드립니다. 따라서 당사의 실적 보도자료와 회사의 최신 정기 SEC 보고서에 포함된 주의 문구와 함께 고려해 주시기 바랍니다. 콜 종료 후 48시간 이내에 온디맨드 웹캐스트와 컨퍼런스콜 녹취록이 당사 웹사이트의 IR 섹션에 게시될 예정입니다. 오늘 콜에서 경영진은 SEC 규정상 비GAAP 재무지표에 해당하는 일부 정보를 제공할 예정이며, 여기에는 조정 EBITDA 손실과 비GAAP 조정 영업비용, 그리고 수주(booking)와 같은 운영 지표가 포함됩니다.

GAAP 재무지표와의 조정표 및 추가 정보는 오늘 실적 보도자료에도 포함되어 있으며, ir.dwavequantum.com의 당사 웹사이트 IR 섹션에서 확인하실 수 있습니다. 오늘 오전 1차 질의응답에서는 애널리스트 한 분당 질문 1개로 제한하겠습니다. 이후 시간이 허락하면 2차 질의응답으로 진행하되, 그때도 애널리스트 한 분당 질문 1개로 제한하겠습니다. 이제 앨런에게 마이크를 넘기겠습니다.

여러분, 좋은 아침입니다. 참석해 주셔서 감사합니다. 양자 컴퓨팅 시장은 중요한 변곡점에 도달하고 있습니다. 과학적 진보는 가속화되고 있고, 고객 관심은 확대되고 있으며, 점점 더 많은 기업들이 공개 시장에 진입하고 있습니다. 이처럼 가시성이 높아지는 것은 업계에 긍정적이지만, 동시에 투자자들은 측정 가능한 진전과 수사적 표현을 구분해 볼 필요가 있다는 뜻이기도 합니다. 주장이 점점 더 난무하는 시장에서 투자자들은 세 가지 간단한 질문을 던져야 합니다. 첫째, 해당 기업이 차별화된 기술을 보유하고 있고 신뢰할 만한 규모 확장 경로가 있습니까? 둘째, 그 기술을 신뢰할 수 있고 기업용으로 바로 활용 가능한 시스템으로 구현해 낼 수 있습니까? 셋째, 실행력을 갖추고 측정 가능한 고객 가치를 만들어 낼 수 있습니까? 최근 저희 투자자 데이에서, D-웨이브가 이 세 가지 기준 각각에서 왜 두드러진다고 믿는지 보여드렸습니다.

저희는 차별화된 기술적 기반, 상용 양자 시스템을 구축·운영해 온 깊은 전문성, 확대되고 있는 프로덕션 애플리케이션 포트폴리오, 그리고 이중 플랫폼 전략 전반에 걸친 명확한 로드맵을 갖추고 있습니다. 이번 분기에는 이를 뒷받침하는 추가적인 근거가 더해졌습니다. 최근 IDC는 ‘IDC 마켓스케이프: 전 세계 양자 컴퓨팅 2026 벤더 평가’에서 D-웨이브를 리더(Leaders) 부문에 선정된 단 두 개 기업 중 하나로 꼽았습니다. 저희는 이 인정이 중요하다고 보는데, IDC가 기업들을 단일 성능 지표나 미래 로드맵만으로 평가한 것이 아니라 현재 역량과 실행 능력 모두를 기준으로 평가했기 때문입니다. IDC는 D-웨이브의 프로덕션 배포 실적, 기업 고객의 접근과 하이브리드 도입을 위한 성숙한 프레임워크, 그리고 어닐링 양자 컴퓨팅을 최적화를 넘어 과학 시뮬레이션 영역으로 확장하는 저희의 작업을 강조했습니다. 또한 양자 컴퓨팅 분야의 경쟁이 순수 큐비트 수 경쟁에서 더 폭넓은 플랫폼 성숙도 경쟁으로 옮겨가고 있다고 관측했습니다.

여기에는 소프트웨어, 하이브리드 통합, 배포 유연성, 그리고 기존 HPC, AI 및 엔터프라이즈 컴퓨팅 환경과의 통합이 포함됩니다. 즉 업계는 이제 기업들이 야심 찬 로드맵을 발표하는지 여부가 아니라, 완전하고 실제로 사용할 수 있는 양자 플랫폼을 제공할 수 있는지로 점점 더 평가하고 있으며, 이는 D-웨이브의 강점과 정확히 맞닿아 있습니다. 양자 컴퓨팅 리더십은 유망한 프로세서 하나만으로는 달성될 수 없습니다. 하드웨어, 극저온 기술, 제어 시스템, 소프트웨어, 클라우드 인프라, 개발자 도구, 전문 서비스, 그리고 전체 스택이 신뢰성 있게 동작하도록 만드는 운영상의 규율이 필요합니다. 저희는 15년이 넘는 기간 동안 그 어려운 작업을 해왔습니다. 이제 이번 분기에 발표된 기술적 진전과, 그것이 뒷받침하는 로드맵에 대해 말씀드리겠습니다. D-웨이브의 게이트 모델 프로그램 목표는 명확합니다. 빠르고 확장 가능하며 상업적으로 유용한 오류 허용(fault-tolerant) 양자 컴퓨터를 제공하는 것입니다. 상업적 유의성을 갖추기 위한 기준은 매우 높습니다.

저희는 초기 상용 애플리케이션에 약 100개의 논리 큐비트와 100만 회 이상의 연산을 신뢰성 있게 수행할 수 있는 능력이 필요할 것으로 보고 있습니다. 충분한 규모와 충분한 신뢰성을 모두 달성하지 못하는 시스템은 과학적으로는 흥미로울 수 있지만, 아직 상업적으로 의미 있는 문제를 해결할 역량은 갖추지 못했습니다. 투자자 여러분께서는 게이트 모델 로드맵을 평가할 때 이러한 기준을 적용하셔야 합니다. 그 기준에 도달하려면 물리 큐비트 수를 늘리는 것만으로는 훨씬 부족합니다. 시스템은 연산 용량, 빠른 게이트 동작, 그리고 효율적으로 확장 가능한 오류 정정 아키텍처를 갖춰야 합니다. 물리 큐비트는 본질적으로 오류에 취약하기 때문에 오류 정정은 필수적입니다. 효과적인 오류 정정이 없다면, 게이트 모델 시스템은 의미 있는 문제를 해결하는 데 필요한 길고 복잡한 연산을 신뢰성 있게 실행할 수 없습니다.

그래서 저희는 투자자와 고객이 게이트 모델 아키텍처를 다음 세 가지 핵심 지표로 평가해야 한다고 봅니다. 첫째, 시스템이 게이트 동작과 오류 정정 사이클을 얼마나 빠르게 수행할 수 있는가? 둘째, 오류 정정 역량이 추가될수록 오류가 얼마나 효율적으로 감소하는가? 셋째, 상업적으로 유의미한 애플리케이션을 지원할 수 있을 만큼 충분한 논리 큐비트에서 충분히 많은 신뢰 가능한 연산을 언제 지원하게 되는가? 저희는 투자자 데이에서 D-웨이브의 초전도 듀얼-레일 아키텍처가 이러한 요구사항을 충족하도록 어떻게 설계되었는지 상세히 설명드렸습니다. 초전도 기술은 중요한 속도 우위를 제공하며, 게이트 동작과 오류 정정 사이클이 마이크로초 단위의 시간 규모에서 수행됩니다. 시스템 규모가 작을 때는 속도의 차이가 덜 중요해 보일 수 있습니다. 그러나 상업적 규모에서는 시스템이 방대한 횟수의 연산과 오류 정정 사이클을 실행해야 하므로, 속도는 상업적으로 의미 있는 시간 내에 문제를 풀 수 있는지를 좌우하는 근본 요소가 됩니다.

또 다른 핵심 지표는 람다(Lambda)로, 오류 정정 코드의 크기가 커질수록 논리 오류가 얼마나 빠르게 감소하는지를 나타냅니다. 람다 값이 높을수록 오류 정정의 각 추가 단계가 더 큰 오류 감소를 만들어내며, 신뢰 가능한 논리 큐비트 하나를 만들기 위해 필요한 물리 큐비트 수를 줄여줍니다. 선도적인 초전도 방식들은 약 2의 람다를 입증해 왔는데, 이는 오류 정정 코드가 한 단계 증가할 때마다 오류가 대략 2배 수준으로 감소한다는 의미입니다. 저희 게이트 모델 로드맵은 람다 10을 목표로 하고 있습니다. 이 목표는 저희 듀얼-레일 아키텍처가 본질적으로 갖는 오류 검출 특성, 저희 시스템에서 이미 입증한 성능, 그리고 높은 충실도의 얽힘(엔탱글링) 연산 중에도 이러한 장점이 유지된다는 점을 검증한 최근 동료심사(peer-reviewed) 결과에 근거합니다. 이러한 증거들을 종합하면, 아키텍처가 확장됨에 따라 훨씬 더 효율적인 오류 정정을 달성할 수 있다는 저희의 확신을 뒷받침합니다.

람다 10은 오류 정정 코드가 한 단계 증가할 때마다 오류를 10배 줄일 수 있음을 의미합니다. 규모가 커지면, 이러한 수준의 효율성은 효율이 낮은 초전도 방식에서 필요할 수 있는 수천 개의 물리 큐비트가 아니라, 약 100~200개의 물리 큐비트로 신뢰할 수 있는 논리 큐비트 1개를 구현할 수 있게 해줄 수 있습니다. 이는 미미한 개선이 아닙니다. 이는 혁신적입니다. 결함 허용(fault tolerance)에 도달하는 데 필요한 규모, 복잡성, 그리고 하드웨어 오버헤드를 근본적으로 바꿉니다. 저희는 초전도 방식의 속도와 매우 높은 효율의 오류 정정을 결합한 것이 디웨이브(D-Wave) 게이트 모델 아키텍처의 핵심 차별화 요소이며, 저희 접근법이 상용 수준의 결함 허용으로 가는 효율적이고 실현 가능한 경로를 제공한다고 믿는 중요한 이유라고 생각합니다. 어제 발표한 동료심사(peer-reviewed) 연구는 그 토대에 대한 중요한 검증을 제공합니다. 네이처(Nature)에 게재된 이 연구는 효율적인 양자 오류 정정을 지원하도록 설계된, 빠르고 높은 충실도의 2-큐비트 얽힘(엔탱글링) 게이트를 입증합니다.

이 연구는 2-큐비트 연산에서 약 99.9%의 충실도를, 약 500나노초의 빠른 게이트 시간과 함께 입증했으며, 이는 모두 하드웨어 수준의 네이티브 오류 검출과 추가적인 오류 정정 없이 달성되었습니다. 왜 이것이 중요할까요? 이 결과는 시스템이 확장될수록 양자 오류를 검출하고 교정하기 위해 일반적으로 요구되는 막대한 양자 및 고전 하드웨어 오버헤드를 줄임으로써, 업계에서 가장 중대한 과제 중 하나를 해결합니다. 또한 속도는 빠르지만 역사적으로 확장 가능한 결함 허용 시스템에 필요한 높은 충실도를 달성하는 데 어려움을 겪어 온 초전도 양자 컴퓨터의 오랜 과제도 해결합니다. 네이처 논문은 저희 듀얼-레일 아키텍처가 하드웨어 수준의 네이티브 오류 검출을 유지하면서도 빠른 초전도 연산과 높은 충실도 성능을 결합한다는 점을 검증합니다.

저희 시뮬레이션은 듀얼-레일 아키텍처가 오류 정정이 한 단계 증가할 때마다 논리 오류율을 최대 10배까지 낮출 수 있음을 보여주었고, 이를 통해 결함 허용 양자 컴퓨팅에 필요한 물리적 오버헤드를 크게 줄일 수 있음을 시사했습니다. 저희는 이러한 결과가 저희 로드맵의 기반이 되는 아키텍처 원칙이 게이트 모델 양자 컴퓨팅에 대한 다른 어떤 접근법보다 더 빠르고 하드웨어 효율이 높은 결함 허용 양자 컴퓨팅을 뒷받침할 수 있다는 강력한 기술적 근거를 제공한다고 믿습니다. 중요하게도, 이는 고립된 실험실 연구가 아닙니다. 연구에서 입증된 얽힘(엔탱글링) 게이트는 저희 8-큐비트 듀얼-레일 프로세서에서 구현되었으며, 동료심사 검증에서 로드맵 실행으로 이어지는 직접적인 연결고리를 만들어 줍니다. 이러한 아키텍처적 토대는 저희가 투자자 설명회에서 제시한 게이트 모델 로드맵을 뒷받침하며, 이 로드맵은 상용 수준의 결함 허용으로 가는 과정에서 점진적으로 더 효과적인 오류 검출 및 정정, 더 낮은 논리 오류율, 그리고 더 큰 규모를 입증하도록 설계되어 있습니다.

구체적으로, 올해 하반기에는 기반 물리 오류율 대비 약 2배 낮은 논리 오류율을 지원하도록 설계된 17개 물리 큐비트 시스템을 제공할 것으로 예상합니다. 내년에는 약 20배의 오류 감소 계수를 제공하도록 설계된 49개 물리 큐비트 시스템을 완성할 것으로 예상합니다. 2028년에는 약 2,000배의 오류 감소 계수를 제공하도록 설계된 181개 물리 큐비트 시스템을 완성할 것으로 예상합니다. 저희는 해당 시스템이 이후에 나올 결함 허용 시스템을 위한 확장 가능한 아키텍처 청사진을 제공할 것으로 기대합니다. 2030년까지는 최초의 결함 허용 알고리즘을 지원할 수 있는 10개 논리 큐비트 시스템을 완성할 것으로 예상합니다. 2032년까지는 100개 논리 큐비트와 100만 회를 넘는 신뢰할 수 있는 연산으로 확장해, 양자화학과 양자 AI 등의 분야에서 초기 상용 애플리케이션을 지원할 수 있는 시스템을 구축할 것으로 예상합니다.